1.电源供电：由于很多电磁干扰都是通过电源耦合到电子设备中的，所以在系统供电上做专门的电磁兼容性设计。增加有效的变压、稳压、滤波电路，使用高效率的开关电源芯片和稳压滤波效果很好的低压差线性电源芯片为系统提供稳定可靠的电源。

　　2.使用去耦电容：每个集成电路的电源，地之间都加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。

　　3.地线分隔：采用4层电路板设计以减小电源，地的寄生电感，有效增强系统的EMC性能。单独的电源层和地层可以有效防止器件之间通过地线和电源的相互耦合，另外对于有不同性质的地线采用分割隔离的方法，使不同属性的地线的电流走不同的路径，可防止信号串扰。

　　通信接口：系统的485、232、USB等通讯接口外接线缆，且与外部设备有直接联系，所以也易于受到各种电磁干扰，为了增强这些通讯接口的抗扰能力，在通讯信号线上串连磁珠和并联压敏电阻，以及滤波电容；

　　另外，为了增强抗扰度，同时降低骚扰度，在布置PCB板时要遵循以下原则：

　　1.石英晶体振荡器尽量靠近到用该时钟的器件，时钟线尽量短，外壳要接地，用地线将时钟区圈起来。

　　石英晶体下面以及对噪声敏感的器件下面不要走线。

　　2.I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。

　　3.MCU无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。闲置不用的门电路不要悬空。

　　4.印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。

　　5.正确选择单点接地与多点接地。在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。

　　6.将数字电路与模拟电路分开。电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。

　　7.尽量加粗接地线。若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三倍于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm。

　　8.将接地线构成闭环路。设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路组件，尤其遇有耗电多的组件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。

　　9.选择合理的导线宽度。由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立组件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。

　　10.采用正确的布线策略。采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线。